Ch 12. 개별 Rule에 대한 Net width 지정하기

Pages List

List view

Home

Portfolio

ZYNQ-7Z010 SOM B’d (Rev.A)

STM32H743XIH6 SOM B’d

MCU / FPGA / SOC Test Carrier B’d (Rev.A)

Power Module (Type-A / Rev.B)

HW

FW

STM32 Peripherals

ARM Cortex-M3/M4 Processor - 1

ARM Cortex-M3/M4 Processor - 2

ARM Cortex-M3/M4 Processor - 3

STM32 HAL & Project Architecture

Understanding STM32 HAL program flow with UART Exercise

SW

FPGA / Adaptive SoC

AXI Specification of AMBA

Creating a Custom Non-AXI IP

Creating a Custom AXI4-Lite IP

How to use a Custom AXI4-Lite IP

How to set up the ZYNQ SoC Development Environment

BRAM Controller AXI IP

Vitis Project Initial Setup

FIFO Generator (Standard FIFO)

FIFO Generator (First Word Fall Thru FIFO)

Usage of PS region of ZYNQ Architecture

Providing the Zynq PS clock and reset signals to the PL

Daily

Photo

Etc

Ch 12. 개별 Rule에 대한 Net width 지정하기

개별 Rule에 대한 Net width 지정하기

PCB Doc에서 “Design - Rules”를 선택하면,

notion image

다음 그림과 같은 창이 나타난다.

notion image

이전에 Sch에서 ‘Amp7Rule’ 라는 이름의 Width 관련 Rule을 설정했었다.

해당 Rule이 적용된 Net의 Width를 80mil 이상으로 설정(Preferred Width)을 해주어야 한다. (Sch Doc에서도 Prefered Width 설정이 가능하지만, 그 때는 안하고 그냥 넘어갔다.)

아래 그림과 같이 Prefered Width를 최소값으로 지정했던 80mil 이상으로 설정하면, 빨간 표시가 사라진다.

notion image

개별 Rule에 대한 Net width 지정하기